# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## English-language Translation of JP Laid-open Patent Publication No. 62-189816 (first published August 19, 1987)

#### TITLE OF THE INVENTION

#### **Drive Circuit**

#### 2. SCOPE OF CLAIM

- 1. A drive circuit including at least one bipolar transistor, characterized in that in at least one of the bipolar transistors, a source of supply of a base current is provided separately from a source of supply of a collector current.
- 2. The drive circuit as claimed in Claim 1, characterized in that the potential of the source of supply of the collector current is set to a value higher than the potential of the source of supply of the base current.

#### 3. DETAILED DESCRIPTION OF THE INVENTION

(Field of the Invention)

The present invention relates to a drive circuit made up of a bipolar transistor, which is particularly suitable to assuredly avoid saturation of the bipolar transistor to thereby enable an off level to be suitably and accurately set.

#### (Conventional Art)

As an example of the drive circuit made up of a bipolar transistor, such a circuit as disclosed in the Japanese Laid-open Patent Publication No. 59-8431 and shown in Fig. 2 is available. In this circuit, when an input terminal is held at a low potential, a base current flows from a power source V to a bipolar transistor  $Q_{2A}$  through a p-channel MIS transistor  $M_{2A}$  to switch  $Q_{2A}$  on with an output terminal O consequently brought to a high level state. Also, when the input terminal I is held at a high potential, an m-channel MIS transistor  $M_{2B}$  to switched on to allow the base current to flow towards a bipolar transistor  $M_{2B}$  to switch  $Q_{2B}$  on with the output terminal O consequently brought to a low level state. In this circuit, a collector of the bipolar transistor  $Q_{2A}$  and a source of the p-channel MIS transistor  $M_{2A}$  are connected with each other. Because of this, when  $Q_{2A}$  is switched on, the base potential of  $Q_{2A}$  boosts from a low potential approximately equal to 0 V to a potential equal to the power source V. On the other hand, the collector potential of  $Q_{2A}$  when the collector current starts flowing decreased

by a quantity, equal to the product of the parasitic collector resistance in  $Q_{2A}$  or the parasitic resistance of an external collector wiring (both of which are not shown for simplicity purpose) times the collector current, down to a value lower than the potential of the power source V. Accordingly, when the collector resistance of Q<sub>2A</sub> is high, the base potential of Q<sub>2A</sub> is higher than the collector potential and this is likely to result in a so-called saturated condition. As is well known, once the bipolar transistor is in the saturated condition, a large amount of minority carriers are accumulated in the base, causing the bipolar transistor to take a longer time before it is switched off. For this reason, in the foregoing operation, a problem would arise that a feedthrough current may increase at the time the input I changes from a low level to a high level. In the next place, the off level of the circuit of Fig. 2 will be discussed. In this circuit, when the input terminal I is held at a low level, the potential of the output terminal O starts increasing and increase finally to a value equal to the difference of the potential of the power source V less the forward-going voltage V<sub>BE</sub> between the base and emitter of the bipolar transistor Q<sub>2A</sub>. Accordingly, in order for the potential at the off level to be set, it is necessary to vary the potential of the power source V. However, since as discussed above the power source V is required to supply not only the base current of the Q<sub>2A</sub>, but also the collector current thereof, a large current driving capacity is required and it has been difficult for the value thereof to be arbitrarily and precisely set.

#### (Problems to be Solved by the Invention)

As hereinabove discussed, in the conventional circuit, there is a risk that the bipolar transistor may be saturated and, also, it has been difficult to set the off level value as desired.

In view of the problems inherent in the above discussed conventional art, an object of the present invention is to provide a drive circuit effective to assuredly avoid saturation of the bipolar transistor and to enable the off level value to be arbitrarily and precisely set.

#### (Means for Solving the Problem)

The foregoing object can be accomplished by providing a source of supply of a base current separately from a source of supply of a collector current.

#### (Function)

As such, since the collector potential and the base potential can be controlled independently, it is possible to easily maintain the collector potential at a value higher

than the base potential at all times. Also, since as compared with the collector current the base current is generally low of  $1/hfe = 1/10 \sim 1/100$ , the current driving capacity required for the source of supply of the base current may suffice to be lower than that required in the conventional circuit. Accordingly, it is easy to control the base potential and the off level value can easily be arbitrarily and accurately set. Because of this, it is particularly effective, for example, when the logical amplitude of an internal circuit is desired to be low as compared with the power source supplied from outside an LSI chip.

#### (Embodiments)

Fig. 1 illustrates one embodiment showing a concept of the present invention. Fig. 1, a bipolar transistor Q<sub>1A</sub> is used for charging an output terminal O; reference character C<sub>1</sub> represents a circuit for controlling a base current of Q<sub>1A</sub>; and reference character C<sub>2</sub> represents a circuit for discharging the output terminal O. Also, reference numerals I<sub>1</sub> and I<sub>2</sub> represent respective input terminals; reference character S<sub>B</sub> represents a base current supply terminal; and reference character S<sub>C</sub> represents a collector current supply terminal. C<sub>1</sub> and C<sub>2</sub> are so designed that a desired logical relationship can be established between the input terminals I<sub>1</sub> and I<sub>2</sub> and the potential at the output terminal O. In the illustrated embodiment, while the collector current of the bipolar transistor Q<sub>1A</sub> is supplied from the terminal SC, the base current is supplied from the terminal S<sub>B</sub>. Since the base current of the bipolar transistor is  $1/hfe = 1/10 \sim 1/100$  of the collector current, the current supplied from the terminal S<sub>B</sub> when in the above described circuit the output terminal O is to be charged, is about  $1/(hfe + 1) \approx 1/hfe$  of the total charging current flowing to the output terminal O. Accordingly, for a source of supply of the base current that is connected with the terminal S<sub>B</sub>, the supply source having a low driving capacity can be used. The off level value in the illustrated embodiment is a value that is equal to the potential at the base B of the bipolar transistor Q<sub>1A</sub> less the forward-going voltage  $V_{BE}$  between the base and emitter of  $Q_{1A}$ . Accordingly, in order to secure a desired off level, it is necessary to design the circuit C<sub>1</sub> and the base current supply source so that when the output terminal O is charged, the potential at the base B can be higher than the desired off level by a quantity corresponding to VBE, but since as discussed above the driving capacity required by the base current supply source is low, the value of the off level can be arbitrarily and precisely set. By way of example, it can easily be set\_by an output from a voltage limiting circuit provided inside a chip such as disclosed in the Japanese Patent Applications No. 56-57143 and No. 56-168698

or the Japanese Laid-open Patent Publication No. 59-111514. Also, in order to prevent the bipolar transistor Q<sub>1A</sub> from being saturated, it is necessary for the potential at the terminal SC to be higher than that at the base B, but since in the illustrated embodiment the potential at the terminal SC can be designed independently of the setting of the off level, it is possible to assuredly avoid saturation of the bipolar transistor  $Q_{1A}$ . according to the illustrated embodiment, the value of the off level can be accurately set as desired while saturation of the bipolar transistor is assuredly prevented and, therefore, the high speed property of the bipolar transistor can be effectively utilized. It is to be noted that although in Fig. 1 the circuits C<sub>1</sub> and C<sub>2</sub> are shown as having respective single input terminals, each circuit may have a plurality of input terminals or the both may have a common input terminal, should the necessity arise. Also, it is needless to say that various modifications can be conceivable such as, for example, a ground terminal G being connected to an output rather than being grounded. It is also to be noted that although in Fig. 1 neither the base current supply source nor the collector current supply source is specifically shown, they may be an electric power source capable of applying a predetermined potential or pulses depending on the purpose. These supply source may be provided inside an LSI chip including the circuit of the illustrated embodiment or may be provided externally thereof. By way of example, S<sub>C</sub> may be connected with an electric power source (for example, 5 V) that is supplied from outside of the LSI chip and C<sub>B</sub> may be connected with a circuit within a chip capable of generating a voltage (for example, 4 V) that is lower than that of the above described external power source. As a means for reducing this voltage, the circuit disclosed in the previously mentioned Japanese Patent Application No. 56-57143 or others may be employed.

In this way, control of the off level can easily be accomplished without causing any saturation of the bipolar transistor  $Q_{1A}$ .

Fig. 3 illustrates a first embodiment of the base current control circuit  $C_1$  shown in Fig. 1. In Fig. 3, a CMOS inverter circuit is made up of a p-channel MIS transistor  $M_{3A}$  and an n-channel MIS transistor  $M_{3B}$ . In other words, when the potential at the input terminal  $I_1$  is at a low level, the p-channel MIS transistor  $M_{3A}$  is switched on and the n-channel MIS transistor  $M_{3A}$  is switched off, with an electric current consequently flowing from the terminal  $S_B$  to the base B. When the potential at the input terminal  $I_1$  is at a high level,  $M_{3A}$  is switched off and  $M_{3B}$  is switched on and, accordingly, the base current is interrupted with the potential at the base B being 0 V. According to this

embodiment, since the current flows from the terminal  $S_B$  only when the input terminal  $I_1$  is held at the low level, it is possible to minimize the electric power consumption. Also, since the p-channel MIS transistor  $M_{3A}$  and the n-channel MIS transistor  $M_{3B}$  are used to control the base current, they may be of a small size and the input capacity as viewed relative to the input terminal I1 can be minimized.

While the embodiment shown in Fig. 3 is a circuit in which the base current flows when the input terminal I<sub>1</sub> is held at the low level, a circuit can be easily designed in which the base current flows when the input terminal I<sub>1</sub> is held at a high level. One embodiment therefor is shown in Fig. 4. In Fig. 4, C<sub>1</sub> is made up of four MIS transistors and, of them, p-channel and n-channel MIS transistors M<sub>4B</sub> and M<sub>4C</sub> altogether constitute the CMOS inverter and are used for transmitting the potential applied to the input terminal  $I_1$  to the gate  $G_{4D}$  of a MIS transistor  $M_{4D}$  after such potential has been inverted. When the potential at the input terminal I1 is held at a high level, the n-channel MIS transistors  $M_{4A}$  and  $M_{4C}$  are switched on. Since at this time the gate  $G_{4D}$  of the n-channel MIS transistor  $M_{4D}$  is held at 0 V, the n-channel MIC [sic] transistor  $M_{4D}$  is switched off. Accordingly, the current flows from the terminal S<sub>B</sub> towards the base B. On the other hand, when the potential at the input terminal I1 is held at a low level, the n-channel MIS transistors M<sub>4A</sub> and M<sub>4C</sub> are switched off and the p-channel MIS transistor  $M_{4B}$  is switched on. As a result, the potential at  $G_{4D}$ increases to a value equal to the potential at the terminal S<sub>4</sub> with the n-channel MIS transistor M<sub>4D</sub> consequently switched off. Accordingly, the base current is interrupted and the potential at the base B is held at 0 V. As described above, according to the embodiment shown in Fig. 4, only when the input terminal I<sub>1</sub> is held at the high level, the base current can flow. It is to be noted that design is desirable in which the potential at the terminal  $S_4$  is held at a value lower than the high level of  $I_1$  and, when  $I_1$ is at a high level, the p-channel MIS transistor M<sub>4D</sub> can be switched off. In this embodiment, it is also possible to determine the potential at the base B in reference to the potential at the input terminal  $I_1$  when the input terminal  $I_1$  is held at the high level. In other words, assuming that the threshold voltage of the n-channel MIS transistor  $M_{4A}$ is expressed by  $V_{T4A}$ , the potential when  $I_1$  is at the high level is expressed by  $V_{I1H}$  and the potential at the terminal  $S_B$  is expressed by  $V_{SB}$ , the potential at the base B increases to  $V_{SB}$  when  $V_{IIH} \ge V_{SB} + V_{T4A}$ , but when  $V_{IIH} < V_{SB} + V_{T4A}$ , the potential at the base B will be V<sub>IIB</sub> - V<sub>T4A</sub>. Accordingly, at this time the potential at the output terminal O

shown in Fig. 1 will be  $V_{IIB}$  -  $V_{T4A}$  -  $V_{BE}$  and the off level can be determined by  $V_{IIB}$  as well.

Fig. 5 illustrates an embodiment in which C1 is made up of an MIS transistor and a bipolar transistor. As is the case with the embodiment shown in Fig. 3, this embodiment is a circuit in which when the input terminal I<sub>1</sub> is at a low level, the current flows towards the base B, but when it is at a high level the base current is interrupted. The difference between it and Fig. 3 is such that when the p-channel MIS transistor  $M_{3A}$ in Fig. 3 is replaced with a p-channel MIS transistor M<sub>SA</sub>, an n-channel MIS transistor  $M_{SB}$  and a bipolar transistor  $Q_{SA}$ . According to this embodiment, since the bipolar transistor  $Q_{\text{5A}}$  and  $Q_{\text{1A}}$  shown in Fig. 1 are connected to form a Darlington circuit, an extremely high speed operation can be expected. It is to be noted that the off level in this embodiment is equal to the potential at a terminal S<sub>B1</sub> less the forward-going baseemitter voltage of the bipolar transistors Q<sub>5A</sub> and Q<sub>1A</sub>. Since the current flowing from S<sub>B1</sub> is about 1/(hfe)<sup>2</sup> of the current flowing to the output terminal O shown in Fig. 1, the driving capacity of the supply source for supplying an electric current to S<sub>B1</sub> may be extremely low. In this embodiment, the potential at the terminal  $S_{B2}$  has to be maintained at a potential with which the bipolar transistor Q<sub>5A</sub> will not saturate.

While in the foregoing the embodiments of  $C_1$  shown in Fig. 1 have been described, an embodiment of  $C_2$  will now be described. Fig. 6 illustrates an example in which  $C_2$  is constructed of a single n-channel MIS transistor  $M_{6A}$ . When an input  $I_2$  is at a low level,  $M_{6A}$  is switched off, but when at a high level, it is switched on. If it is at the high level when the bipolar transistor  $Q_{1A}$  is switched on, no excessive current will flow from a terminal  $8_C$  towards the ground. By way of example, when for  $C_1$  the embodiment shown in Fig. 3 or Fig. 5 is employed, signals of the same phase have to be inputted to  $I_1$  and  $I_2$  and at such time  $I_1$  and  $I_2$  may be connected together. If for G the embodiment of Fig. 4 is employed, signal of opposite phases have to be inputted to  $I_1$  and  $I_2$ . According to the embodiment of Fig. 6, when the input terminal  $I_2$  is held at the high level, the potential at the output terminal  $I_2$  decreases down to  $I_2$  of  $I_3$  when the input terminal  $I_4$  is possible to maintain the output terminal  $I_3$  is kept on and, accordingly, it is possible to maintain the output terminal  $I_3$  at a low impedance.

Fig. 7 illustrates an embodiment in which  $C_2$  is constructed to include a bipolar transistor. In Fig. 7, the gate  $G_7$  of an n-channel MIS transistor  $M_{7B}$  is connected with the base B of the bipolar transistor  $Q_{1A}$  of Fig. 1 or the output terminal. In this embodiment, when the input terminal  $I_2$  is held at a high level, the bipolar transistor  $M_{7A}$ 

is switched on and, accordingly, the potential at the output terminal O can be quickly set up. When the input terminal  $I_2$  is at a low level, the base B and the output terminal O are held at a high level and when the bipolar transistor  $Q_{1A}$  of Fig. 1 is switched on, and the base of the bipolar transistor  $Q_{7A}$  will be 0 V, when the n-channel MIS transistor  $M_{7B}$  of Fig. 7 is switched on, with  $Q_{7A}$  consequently switched off. In this embodiment, although it is not possible to render the potential at the output terminal O to be completely 0 V since  $Q_{7A}$  is switched off when the potential at the output terminal O lowers down to the forward-going base-emitter voltage of the bipolar transistor  $Q_{7A}$ , the embodiment shown in Fig. 6 has to be concurrently used where to render it to be 0 V is required.

#### (Effects of the Invention)

According to the present invention, since in the drive circuit including the bipolar transistor, the base current supply source for the bipolar transistor and the collector current supply source therefore are separated from each other, the base potential and the collector potential can be controlled independent from each other and the off level can be accurately and arbitrarily set while saturation of the bipolar transistor is avoided.

## 4. BRIEF DESCRIPTION OF THE DRAWINGS

Fig. 1 is an embodiment showing a concept of the present invention; Fig. 2 is the conventional drive circuit including the bipolar transistor; Figs. 3, 4 and 5 are respective embodiments of C1 shown in Fig. 1; and Figs. 6 and 7 are respective embodiments of C2-shown in Fig. 1.

 $I_1, I_2 \cdots$  Input terminal, O · · · · Output terminal, B · · · · Base,  $S_B \cdots$  Base current supply terminal,  $S_C \cdots$  Collector current supply terminal,  $C_1 \cdots$  Base current control circuit,  $C_2 \cdots$  Collector current control circuit,  $Q_{1A}, Q_{2A}, Q_{3A}, Q_{5A}, Q_{7A} \cdots$  Bipolar transistor,  $M_{2A}, M_{2B}, M_{3A}, M_{4B}, M_{5A} \cdots$  n-channel MIS transistor,  $M_{2B}, M_{2C}, M_{3B}, M_{4A}, M_{4C}, M_{5B}, M_{5C}, M_{6A}, M_{7A}, M_{8A} \cdots$  p-channel MIS transistor

Agent: Patent Attorney Katsuo Ogawa

Translator's Note: Because of illegible lower case characters or numerals appearing everywhere in the text, Translator cannot warrant the accuracy of some of the reference characters and numerals used in this translation.

## 19日本国特許庁(JP)

⑪特許出願公開

## ⑩公開特許公報(A)

昭62-189816

@Int Cl.4	識別記号	庁内整理番号	@公開	昭和62年(1	987) 8月19日
H 03 K 19/09	2 - 354	8326-5 J D -8522-5B			
G 11 C 11/34 H 03 F 3/34		B-6628-5J※審査請求	未請求	発明の数 ]	L (全6頁)

図発明の名称 駆動回路

> 创特 超61-30846

昭61(1986)2月17日 20世

砂発	明	者	渡	部	隆	夫	国分寺市東恋ケ窪1丁目280番地 央研究所内		
⑦発	明	者	堀		陵	_	国分寺市東恋ケ窪1丁目280番地	株式会社日立製作所中	
							央研究所内		
砂発	朗	者	橘	Л	五	郎	国分寺市東恋ケ窪1丁目280番地	株式会社日立製作所中	
							央研究所内		
砂発	明	者	Л	尻	良	樹	国分寺市東恋ケ窪1丁目280番地	株式会社日立製作所中	
		•					央研究所内		
②出	願	人.	株式会社日立製作所				東京都千代田区神田駿河台4丁目6番地		
<b>—</b>				_			11 - 4		

弁理士 小川 砂代 理 人

最終頁に続く

1. 発明の名称 影動回路

2. 特許請求の範囲

- 1. パイポーラトランジスタを少なくとも1個含 んだ駆動回路において、上記パイポーラトラン ジスタのうち少なくとも 1 悩のべイポーラトラー ンジスタにおいて、コレクタ単位の供給媒と独 立にペース低低の供給値を設けたことを特徴と する斟め回路。
- 2. 特許請求の範囲第1項記載の駆動回路におい てコレクタ電流の供給感の電位を、ペース電流 ... の供給酸の電位以上に設定したことを特徴とす る動動回路。
- 3.\_\_発明の評測な説明

〔産業上の利用分野〕

「本発明は、パイポーラトランジスタを含んで楔 成した戦動回路において、特にパイポーラトラン ジスタの飽和を確実に防止しオフレベルを任意に かつ特定よく設定することに好適な駆動回路に関

する。

〔従来の技術〕

パイポーラトランジスタを含んで構成した駆動 3 1 号公執に記載の回路がある。この回路では、 入力端子が低電位となるとpチャンネルMISト ランジスタM₂▲を通して電板Vよりパイポーラト ランジスタ Qaa にベース電流が流れて Qaa がオン し、出力縄子0が高レベルとなる。又、入力端子: I が高電位となると、mチャンネルMI8トラン ジスタ Mzc がオンしてパイポーラトランジスタ Qza にペース電流が流れて Qza がオンし出力端子 Oは低レベルとなる。この回路では、パイポーラ トランジスタQsaのコレクタと、pチャンネルM I8トランジスタM₃ ロソースが接続されている。 このためにQzx がオンすると、Qzx のペース電位 は0Vに近い低電位がら、電吸Vの電位まで上昇 する。一方、 Q₂₄ のコレクタ 電位はコレクタ 電流 が鋭れはじめると、Qs4 内の寄生コレクタ抵抗あ るいは外部コレクタ配線の寄生抵抗(いずれも筒

略化のため図示せず)とコレクタ電流の模だけ電 娘Vの塩位より低下する。したがって、Q<sub>24</sub>のコ レクタ抵抗が大きいときには Q<sub>za</sub> のペース塩位が コレクタ低位より高くなり、いわゆる炮和状態と なる恐れがある。よく知られているようにパイポ ーラトランジスタが飽和状觀となるとペースに多 重の少数キャリアが客積されオフするのに時間が かかる。そのため上記制作において入力1が低レ ベルから高レベルに切り換わるときに貫通電流が . 地大するなどの問題を生じる。次に、第2図の回 **烙のオフレベルについて考えてみる。本回路では、** 入力端子【が低レベルとなると出力端子ひの収位 が上昇しはじめ、散終的に出力り端子の頃位は、 確感♥の制位より、パイポーラトランジスタQzx のベース・エミッタ間順方向世EVBBを登し引 いた敵まで上身する。したがってオフレベルの鼈 位を設定するには、電視Vの配位を変える必要が ある。しかし、上記したように電感Vは、Q24の ペース電硫だけでなくコレクタ電流も供給する必 安かあるため、大きな電流脳の能力が必要で、そ

また、通常コレクタ戦流に較べてベース電流は
1 / hfc - 1 / 10 ~ 1 / 10 0 と小さいためで
- ス電旋の供給 原に要求される電流 駆動能力は 世 来回路に 較べ小さくてよい。したがってベース電 位の制御が容易となり、オフレベルの値を任意に
かつ 特度よく政定できる。このため例えば、LS 1 チップ外面より供給される電源に較べて内部回 路の 師理板巾を小さくしたい場合等に得に有効で ある。

#### "〔寒施例〕

第1図は、本発明の概念を示す一実施例である。 第1図においてパイポーラトランジスタ $Q_{1A}$ は、 出力強子Oを充電するためのもので、 $C_1$ は上記  $Q_{1A}$ のペース電流を制御する回路、 $C_2$ は、出力 増子Oを放電する回路である。また、 $I_1$ 、 $I_2$ は 入力端子であり、 $S_B$ はペース電流供給端子、 $S_C$ はコレクタ電流供給端子である。 $C_1$  および $C_2$ は、 使述するように入力端子 $I_1$ と $I_2$  および出力端子 Oの電位が所望の脳型関係となるように設計する。 一本実施例においては、パイポーラトランジスタ の値を任意にかつ特置よく設定することは協能で あった。

#### [ 発明が解決しようとする助題点 ]

以上のように従来の回路においては、パイポーラトランジスタが飽和する恐れがあり、また、オフレベルの値を任意に散足することが困難であった。

本発明の目的は、上記従来技術の問題点に鑑み パイポーラトランジスタが飽和することを罹災に 防止し、かつ、オフレベルの値を任意にかつ物度 よく設定するのに好選な以動回路を提供すること にある。

#### (問題点を解決するための手段)

上記目的は、パイポーラトランジスタのコレクタ電流の供給減とは独立にベース電流の供給減をは独立にベース電流の供給点を 数けたことにより達成される。

#### (作用)

これにより、コレクタの電位とベースの電位を 独立に制御できるため、常にコレクタの電位をベ ースの電位より高く保つことが容易に可能となる。

Qia のコレクタ電流は端子 8c より供給されるが、 ペース電流は端子8。より供給される。パイポー ラトランジスタのペース電流は、コレクタ電流の 1 / hfe = 1/10~1/100 であるため上記 国路において出力端子 ○を完置する際に、端子8。 より供給する電流は、出力帽子のに焼れ込む全充 **製造版のおよそ1/(hfe+1) + 1/ hfe であ** ~る。したがって端子Sn に接続されるペース電旋 の供給駅には駆動能力の小さいものを使用すると とができる。本契論例におけるオフレベルの値は、 パイポーラトランジスタQiのペースBの単位か らQ<sub>14</sub>のペース、エミッタ間似方向電圧V<sub>ng</sub>を登 し引いた値となる。したがって所望のオフレベル を得るためには、出力端子〇の充電時に、ペース Bの電位が、所強のオフレベルより V<sub>mm</sub> だけ高く なるように回路C、ならびにベース電流供給原を 設計する必要があるが、上述したようにベース値 旋供約額に要求される駆動能力は小さいためにオ フレベルの値を任意にかつ桁度よく設定すること かれぬにできる。たとえば、特顧昭56-571

43.56-168698. 中间 No 28634 などに崩示されているようなチップ内部に設けた 位圧リミッタ回路出力により容易に設定すること ら可能となる。また、パイポーラトランジスタ Qiaを飽和させないためには端子Scの電位をベ ースBよりも高く保つ必要があるが、本実施例に おいてはオフレベルの設定とは独立に始子Scの 電位を設計できるためパイポーラトランジスタ Q。が飽和することを確実に防止することができ る。とのように本吳施例によればパイポーラトラ ンジスタの趣和を確実に訪止した上でオフレベル の値を任意に私産よく設定することができパイポ ーラトランジスタの高速性を充分に信かすことが できる。なお、図1においては、回路 C,と Cg の 入力端子を1つずつ独立に示してあるが、必要に 応じて複数としてもよいし、共通の入力端子とし てもよい。また、接地端子母を接地せず出力に従 続するなど種々の変形が可能なことはもちろんで ある。なお、第1回においてはベース軍能ならび にコレクタ電磁の供給値については特に図示しな

ャンネルM18トランジスタ $M_{3A}$ がオン、ョチャンネルM18トランジスタ $M_{3B}$ がオフし端子8 $_B$ よりペースBに電流が流れる。入力端子1 $_1$ の電位が高レベルとなると $M_{3A}$ がオフ、 $M_{3B}$ がオン してベース電流は鯉りされベースBの電位は0Vとなる。本実施例によれば入力端子1 $_1$ が低レベルになったときのみ端子 $8_B$ より電流が流れるため 間投電力を小さく押えることができる。また、PチャンネルM18トランジスタ $M_{3A}$ およびェチャンネルM18トランジスタ $M_{3A}$ およびェチャンネルM18トランジスタ $M_{3B}$ はベース電流を制御するためのものであるため小さなものでよく、入力端子 $1_1$ よりみた入力容量を小さくすることができる。

上記第3図の実施例は入力端子I、が低レベルのときにベース電配が流れる回路であるが、入力端子I、が高レベルのときにベース電流が流れる回路も答為に実現できる。第4図にその一実施例を示す。第4図においてC。は、4つのMISトランジスタで構成されており、そのうちpチャン ニホルMISトランジスタMan ヒュチャンホルMI

いが、これらは目的に応じて一足の単位を与える 地域であってもよいしパルスを与えるものでもよい。これらの供給原は本実施例の回路を含むしる Iチップ内部に設けてもよいし、外部に設けても よい。例えばScをLSIチップ外部より供給される電点(例えば5V)に接続し C。 は上配外部 単版を基準にそれより低い電圧(例えば4V)を 発生するチップ内部の回路に接続することもできる。この電圧を低くする手段としては前述の特額 昭56-57143他に崩示されている回路が適用できる。

これによって、オフレベルの制御をパイポーラトランジスタQ<sub>1▲</sub>の趣和を生⇔ることなく容易に行なうことができる。

第3凶は、解1凶におけるベース知死制御回路 C1の第1の契施例を示したものである。第3凶 においては、pチャンネルM18トランジスタ M3AとnチャンネルM18トランジスタM3Bとで CM08インパータ回路を構成している。すなわ ち、入力端子1,の電位が低レベルとなるとpチ

8トランジスタ M<sub>4C</sub> は C M O Sインパータを構成 しており、入力端子【、に加わる地位を反転して MI\_SトランジスタManのゲートGanに伝えるた めのものである。入力弱子1、の電位が高レベル となると、nチャンホルMISトランジスタMea とMic がオンする。このとき n チャンネルMIS トランジスタMan のゲートGap は O V となるため n チャンネルMICトランジスタ Man はオフする。 したがって始子と。よりペースBへ電流が洗れる。 一方、入力端子1」の観位が低レベルとなると n チャンネルMI8トランジスタM<sub>4A</sub>ヒM<sub>4C</sub>がオフ L、 pチャンネルMISトランジスタM<sub>4.8</sub>がオン する。この結果は、の何位が端子8、の頃位まで 上昇しロチャンオルMISトランジスタManがオ ンする。したかって、ベース解仇は延断され、ベ ースBの電位は 0 V となる。以上のように第 4 図 の実施例によれば、入力端子し、が高レベルとなっ ったときのみペース観波を飛すことができる。な レベル以下に保ち、1, が高レベルのときにpチ

類 5 図は、解 1 図における C , を M 1 S トランジスタとパイポーラトランジスタとで構成した一実施例である。 本実 配例は、 解 3 図の実 施例と間様に、 入力端子 I , が低レベルのときにベース B へ電弧を加し、 高レベルのときにベース 値流を遮断する 回路である。 第 3 図との 相違点は、 第 3 図の D チャンネル M 1 S トランジスタ M 3 A を 、 P チ

るときには高レベルとすれば、粒子8c よりT- スへ過大な電旅が流れることはない。例えば、 $C_1$  として3 2 としくは3 5 図の実施例を用いるときには、 $1_1$  と $1_2$  に同相の信号を入力すればよく、そのときは $1_1$  と $1_2$  を登促することもできる。3 として3 4 図の契施例を用いる網合には、3 6 図の契施例をよれば、入力始子3 7 が高レベルとなると出力端子のの電位は3 7 と 3 8 で 3

期7回は、C.を、パイポーラトランジスタを さんで構成した実施例である。第7回において n チャンネルM18トランジスタM<sub>7B</sub>のゲートは、 は、第1回のパイポーラトランジスタQ<sub>1A</sub>のペース ストランジスタQ<sub>1A</sub>のペーストランジスタQ<sub>1A</sub>のペーストランジスタQ<sub>1A</sub>のペーストランジスタQ<sub>1A</sub>のペーストランジスタQ<sub>7A</sub>がオンして出力端子Uの塩位を高速 に立ち下げることができる。入力端子1。が低レ

以上、第1図のC1に対する実施例を述べてきたが、次にC2に対する実施例につき説明する。 第6図は、C2を1例のロチャンネルM1SトランジスタM<sub>6A</sub>で構成した例である。入力I2が低レベルのときはM<sub>6A</sub>はオフし、高レベルのときにオンする。パイポーラトランジスタQ<sub>1A</sub>がオンす

ベルのとき、第1図のパイポーラトランジスタ 使 Q1AがオンするとベースBおよび出力端子 Oが高レベルとなり、第7図のロチャンオルMI8トランジスタ M7Bがオンしてパイポーラトランジスタ Q7Aのベースが 0 Vとなり Q7Aはオフする。 本実施例では、出力端子 Oの電位が、パイポーラトランジスタ Q7Aの限方向ベース。エミッタ電圧まで下がると Q7Aがオフし、出力端子 Oの電位を完全に 0 Vにすることができないが、 0 Vにすることが必要な場合には、第6図の実施例と並用すればよい。

#### (発明の効果)

4. 凶筋の簡単な説明

#### 特開昭62-189816 (5)

第1四は本発男の概念を示す一実施例、第2回はパイポーラトランジスタを含む従来の影動回路、第3回、第4回、第5回は、第1回のC』の実施例、第5回、第7回は第1回のC』の実施例である。


1 , 1 , 1 - 一入力嫋子、 0 …出力端子、 B …ベース、 S 。 …ベース電流供給端子、 S c …コレクタ電流供給端子、 C , …ベース電流側御圓路、

C<sub>2</sub> …コレクタ電旅制御回路、Q<sub>14</sub> , Q<sub>24</sub> , Q<sub>28</sub> Q<sub>54</sub> , Q<sub>74</sub> … …パイ目ーラトランジスタ、


 $M_{2A}$  ,  $M_{2D}$  ,  $M_{3A}$  ,  $M_{4B}$  ,  $M_{5A}$  ... ...  $\pi$   $\mathcal{F}$  +  $\mathcal{F}$  +


 $M_{eB}$  ,  $M_{eC}$  ,  $M_{sB}$  ,  $M_{4A}$  ,  $M_{4C}$  ,  $M_{sD}$  ,  $M_{sC}$  ,  $M_{6A}$  ,  $M_{7A}$  ,  $M_{8A}$  --- --- p  $\mathcal{F}$  +  $\mathcal{V}$   $\mathcal{X}$   $\mathcal{V}$   $\mathcal{Y}$  A  $\mathcal{S}$ 


代理人 弁理士 小川勝男




第1图








# 第6图



# 第 7 图



第1頁の続き

③Int\_Cl.4 識別配号 庁内整理番号 H 03 K 5/08 7259-5 J 17/60 Z-7190-5 J 19/00 1 0 1 A-8326-5 J 19/08 A-8326-5 J

⑫発 明 者 伊 藤 清 男 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 央研究所内